Tag-based scheduling system for digital communication switch

Publication number: US5455825

Publication date:

1995-10-03

Inventor:

LAUER HUGH (US); SHEN CHIA (US); GHOSH

ABHIJIT (US)

Applicant:

MITSUBISHI ELECTRIC RESEARCH L (US)

Classification:

- international:

H04Q3/00; H04L12/56; H04Q3/52; H04Q3/00;

H04L12/56; H04Q3/52; (IPC1-7): H04L12/56

- European:

H04L12/56E3

Application number: US19940234385 19940428 Priority number(s): US19940234385 19940428


Report a data error here

Also published as:

JP8056230 (A)

Abstract of US5455825

A switch for digital communication networks includes a queuing system capable of implementing a broad class of scheduling algorithms for many different applications and purposes, with the queueing system including means for providing numerical tags to incoming cells or packets, the values of the tags being calculated when incoming cells or packets arrive at the switch. A queue and search module is provided to select cells or packets for transmission based on these tags. The combination of the tags and the queue and search module enables simple and fast implementations of a wide variety of scheduling algorithms, including algorithms for supporting communication traffic with real time requirements, continuous media such as audio and video, and traffic requiring very fast response. Furthermore, multiple classes of traffic are supported in a single network switch, each class having its own scheduling algorithm and policy. The queue and search module is designed for VLSI implementation, and in one embodiment supports an ATM switch with 16 ports, each port operating at 622 megabits per second.



Data supplied from the **esp@cenet** database - Worldwide

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-56230

(43)公開日 平成8年(1996)2月27日


(51) Int.Cl. ⁶	識別記号	庁内整理番号	FΙ				技術表示箇所
H 0 4 L 12/28							
12/56							
H 0 4 Q 3/00				44 / 00			
		9466-5K	H04L	11/ 20		Н	
		9466-5K		= ~*\-00	ο τ	G (A oo =)	目幼玉)のはく
		番 賀 前 羽	未請求請求了	良の数22	OL	(全 22 貝)	取終貝に舵く
(21)出願番号	特願平7-103908		(71)出願人	0000060	013		
				三菱電	機株式	会社	
(22)出願日	平成7年(1995)4月27日			東京都	千代田	区丸の内二丁	32番3号
			(72)発明者	フー・	ラウア		
(31)優先権主張番号	08/234385			アメリ	力合衆	国 マサチュー	-セッツ州 コ
(32)優先日	1994年4月28日			ンコル	ドブ	ローダーロー	₹ 69
(33)優先権主張国	米国(US)		(72)発明者	チア	シェン		
				アメリカ合衆国 マサチューセッツ州 ソ			
				マーピル モリソンアベニュー 169			
		(72)発明者	アプヒジット ゴーシュ				
				アメリカ合衆国 カリフォルニア州 バー			
				クレイ スラターレーン 42			
			(74)代理人	(74)代理人 弁理士 高田 守 (外4名)			名)
			1				

(54) 【発明の名称】 スイッチングシステム

(57)【要約】

【目的】 ダイナミック・スケジューリング・アルゴリ ズムをサポートできるタグベースのスイッチングシステ ムを得る。

【構成】 入力したセルに宛先ビットと優先度を示すタグを付加し、タグの値により出力順を決定する。タグの値の比較は、木構造で配置された比較器により並列に行うので、処理速度の速いスイッチングシステムが実現できる。



【特許請求の範囲】

【請求項1】 複数の入力リンクと複数の出力リンクを 持ち、各入カリンクによりネットワーク内の1以上の宛 先を示す宛先情報を含むヘッダフィールドとデータとを 格納したセルを受信するスイッチと、

上記ヘッダフィールドの宛先情報を、各ビットが各出力 リンクに対応しておりそのビットが有意状態である時そ のセルが最終宛先に到着するようにそのビットに対応す る出力リンクに対してそのセルを出力することを示して いる宛先ビットのベクトルに変換する変換手段と、

各セルに対して、上記宛先ビットのベクトルを付加する ベクトル付加手段と、

上記ベクトルを付加されたセルを1つ以上の出力リンク に接続する接続手段とを備え、

上記接続手段は、上記ベクトルを付加されたセルを到着 順に格納するキューイング手段と、キューイング手段に 格納されたセルの中から到着順とは異なる順に各出力リ ンクに対して各出カリンクに対応する宛先ビットが有意 状態のセルを選択する選択手段とを備え、

ュール手段を有し、上記スケジュール手段は、選択順を 決定するアルゴリズムを記憶する手段と、

スイッチの動作に先だってそのアルゴリズムを設定する 手段と、

スイッチの動作中にそのアルゴリズムを再設定する手段 と、

上記各出カリンクに対してセル送信時間内に上記アルゴ リズムを実行する手段を有しており、

上記スイッチは、更に、上記出カリンクに選択したセル を出力する出力手段を備えたことを特徴とするディジタ 30 ジスタを識別し、上記追加の比較回路は、2つのサブツ ル通信ネットワーク用のスイッチングシステム。

【請求項2】 上記出力手段は、上記ベクトルが除去さ れたセルを出力することを特徴とする請求項1記載のス イッチングシステム。

【請求項3】 上記アルゴリズムは、ダイナミック・プ ライオリティ・スケジューリング・アルゴリズムと、ス タティック・プライオリティ・スケジューリング・アル ゴリズムと、ラウンド・ロビン・アルゴリズムと、これ らの組み合わせのいずれかから選択されることを特徴と する請求項1記載のスイッチングシステム。

【請求項4】 上記スケジュール手段は、各出力リンク にセルを出力する順番を決定するために設定されたスケ ジューリングアルゴリズムに基づいて、キューイング手 段の中に格納されたセルの出力順序を示す値をタグ値と して計算し、このタグ値を有するタグをセルに付加する タグ付加手段を有し、上記選択手段は、タグ値と宛先ビ ットの値に基づいて、キューイング手段の中に格納され たセルをサーチするサーチ手段とを備え、選択手段は、 各出力リンクに対応する宛先ビットの値が有意状態であ るセルの中で最も小さいタグ値を持つセルをサーチして 50 上記共通キューに、各セルに対して宛先ビットとタグ値

選択し、もし、最も小さいタグ値を持つセルが2以上存 在する場合に、先に到着したセルを選択することを特徴 とする請求項1記載のスイッチングシステム。

【請求項5】 上記キューイング手段は、先頭から末尾 に至る複数のレジスタからなるFIFO回路を備え、各 レジスタは、出力を待っているセルを示すものであり、 各レジスタは、上記宛先ビットのベクトルとタグ値のバ イナリーコードを保持し、各レジスタは、先頭から末尾 の方向でセルの到着順を示していることを特徴とする請 10 求項4記載のスイッチングシステム。

【請求項6】 上記サーチ手段は、上記レジスタの数と 同じ数の複数の比較回路を備え、各比較回路は、各レジ スタに対応して設けられ、各比較回路は、対応したレジ スタのタグ値と末尾側にある次のレジスタに対応した比 較回路からの出力値を比較するようにリニアに配置さ れ、各比較回路は、対応するレジスタのタグ値が末尾側 にある次に比較回路から出力されたタグ値より小さい場 合であって、かつ、選択した出力リンクに対する宛先ビ ットが有意状態である場合に、出力ビットをオンにする 上記選択手段は、セルの出力をスケジュールするスケジ 20 ことにより、上記比較回路は、選択した出力リンクに対 して最小のタグ値を伝搬させ、待ち行列の中からセルを 選択することを特徴とする請求項5記載のスイッチング システム。

> 【請求項7】 上記サーチ手段は、上記レジスタの数の 半分に当たる複数の比較回路と追加の比較回路を備え、 上記比較回路を階層的に配置し、ルートと枝と葉を持つ ツリーを構成し、葉と枝のサブセットによりサブツリー を構成し、葉に配置された各比較回路は、2つの隣り合 うレジスタのタグ値を比較して小さいタグ値を有するレ リーからのタグ値を比較し、選択した出力リンクに対し て、最小のタグ値を持つレジスタが存在しているサブツ リーを識別し、上記ツリーは、選択した出力リンクに対 して、最小のタグ値を伝搬することを特徴とする請求項 5記載のスイッチングシステム。

【請求項8】 複数の出カリンクと出カリンクを示すア ドレスを含んだセルを受信する複数の入力リンクと、

上記アドレスを宛先ビットに変換する変換手段と、

上記入力リンクのセルを少なくとも1つの出力リンクに 40 接続する接続手段とを備え、

上記接続手段は、入力リンクから出力リンクヘセルの出 力をスケジュールするスケジュール手段を備え、 スケジュール手段は、

各出カリンクにセルを出力する順番を決定するために、 予め設定されたスケジューリングアルゴリズムに基づい て、どのセルを出力すべきかを示す値を生成し、生成し た値をタグ値として有するタグをセルに付加するタグ手 段と、

共通キューと、

を挿入する手段と、

上記宛先ビットとタグ値に基づいて、上記共通キューか ら、対応している宛先の中から最小のタグ値を持つセル をサーチするサーチ手段と、

宛先に対応した出力リンクに対して最小のタグ値を持つ セルを出力する出力手段とを備えたことを特徴とするデ ィジタル通信ネットワーク用のスイッチングシステム。

【請求項9】 上記サーチ手段は、最小のタグ値をシリ アルに評価していくリニアサーチ手段を有していること を特徴とする請求項8記載のスイッチングシステム。

【請求項10】 上記サーチ手段は、木構造を用いて同 時に複数対のセルを評価していくロガリズミックサーチ 手段を有していることを特徴とする請求項8記載のスイ ッチングシステム。

【請求項11】 上記サーチ手段は、リニアサーチ手段 とロガリズミックサーチ手段を結合したサーチ手段を有 していることを特徴とする請求項8記載のスイッチング システム。

【請求項12】 上記タグ手段は、

一連のタグレジスタと、

複数の比較器と、

上記タグレジスタと比較器を接続する接続手段と、

上記セルを対応するタグレジスタにより識別できるよう に記憶する記憶手段と、

記憶されたセルのタグ値をタグレジスタに設定する設定 手段とを備え、

上記比較器は、タグレジスタのタグ値と1つ前の比較器 からの出力値を比較して小さい方の値を決定するととも

小さい方の値と宛先ビットを出力する出力手段と、

小さい方の値と宛先ピットに基づいて、記憶されたセル を識別する識別手段とを備えたことを特徴とする請求項 8記載のスイッチングシステム。

【請求項13】 上記比較器は、一連のビットから構成 された出力を持ち、この一連のビットの中に、宛先ビッ トが有意状態であり、同じ宛先ビットが有意状態である キュー中の他のセルのタグ値よりも小さいタグ値を持つ ことを示す特定ビットを有しており、

各比較器は、各タグ値とキューの末尾方向にあるタグの 40 最小値とを比較することにより、宛先別に各セルのプラ イオリティを設定することを特徴とする請求項12記載 のスイッチングシステム。

【請求項14】 上記比較器は、2つのタグ値を比較す る手段と、小さい方の値を出力する手段とを有し、1つ のタグ値に対して1つの追加の入力ビットを備え、上記 比較器の出力は、比較対象となるタグ値を示す追加の入 カビットにより条件付けられていることを特徴とする請 求項12記載のスイッチングシステム。

【請求項15】 上記追加の入力ビットは、宛先ビット 50 【請求項22】 上記スイッチングシステムは、更に、

が有意状態になっているセルのタグ値を特定するもので あることを特徴とする請求項14記載のスイッチングシ ステム。

【請求項16】 上記スイッチングシステムは、更に、 最小のタグ値を持つセルが2以上存在する場合に、キュ 一の先頭に近いセルを選択する手段を備えたことを特徴 とする請求項12記載のスイッチングシステム。

【請求項17】 上記タグ手段は、枝を経由してルート に連結された葉を持った階層的木構造を有し、各枝は、 10 一対のタグレジスタと隣り合うタグレジスタの間に設け られたタグレジスタ用比較器と、2つのタグレジスタ用 比較器からの出力を入力する追加の比較器を有してお り、上記追加の比較器は、宛先ピットが有意状態になっ ており、小さい方のタグ値を持つタグレジスタに対応す るセルを識別する手段を有していることを特徴とする請 求項8記載のスイッチングシステム。

【請求項18】 上記タグレジスタ用比較器は、小さい 方のタグ値と2つの比較ビットを出力し、2つの比較ビ ットの内、一方の比較ビットは一方のセルが小さい方の 先頭から末尾までのキューを形成するように配置された 20 タグ値を持っていることを示し、2つの比較ビットの 内、他方の比較ピットは他方のセルが小さい方のタグ値 を持っていることを示すものであり、上記選択手段は、 小さい方のタグ値を持っているセルを識別するために、 宛先ビットと比較ビットを入力する複数のANDゲート を有し、複数のANDゲートは、ルートにおいてただ1 つのANDゲートが有意な出力を有するように構成され ており、このANDゲートの有意な出力により出力リン クに出力されるセルを示すことを特徴とする請求項17 記載のスイッチングシステム。

- *30* 【請求項19】 上記ANDゲートは、そのANDゲー トに対応したセルが適切な宛先ピットを有しているかを 判定するために用いられるものであり、上記タグレジス 夕用比較器は、異なるANDゲートへ接続された出力ビ ットを有し、このタグレジスタ用比較器からの出力ビッ トは、対応するセルの宛先ビットとANDを取られ、そ の結果の出力が有意状態である場合は、対応するセルが 宛先ビットが有意状態であり、最小のタグ値を持つセル であることを示すことを特徴とする請求項18記載のス イッチングシステム。
 - 【請求項20】 上記スイッチングシステムは、更に、 2以上のセルが最小のタグ値を有する場合、先着のセル を識別する手段を有することを特徴とする請求項19記 載のスイッチングシステム。

【請求項21】 上記タグレジスタ用比較器は、先頭と 末尾を持つキューを定義し、上記追加の比較器は、2入 力から小さい値を出力するとともに、キューの先頭方向 にある2入力の値がキューの末尾方向にある2入力の値 以下である場合に、有意状態を出力することを特徴とす る請求項17記載のスイッチングシステム。

上記木構造のルート方向への上位層レベルにおいて、下位層レベルのどの枝が小さい方のタグ値を有しているか決定することにより小さい方のタグ値を有する枝を識別する識別手段を有し、上記識別手段は、各タグに対応してそのタグの宛先ピットとそのタグが最小のタグ値を有することを示すピットとのANDを取るためのANDゲートを有していることを特徴とする請求項17記載のスイッチングシステム。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、セルやパケットがノード間でネットワークを転送されるディジタル通信ネットワークに関するものである。さらに、この発明は、ネットワーク中でセルが、あるノードから次のノードへ転送される順序をスケジューリングするための改良された方式を備えたディジタル通信ネットワークに関する。

[0002]

【従来の技術】一般に、ディジタル通信ネットワークでは、メッセージや情報の流れがパケットやセルと呼ばれる連続した小単位に細分化され、このセルやパケット 20が、ノードからノードへ伝送される。また、各ノードにおいて、スイッチがセルやパケットを伝送する順序と伝送する次のノードとを選択する。その結果、ディジタル情報はその最終宛先へ適時に到着する。これらのネットワークスイッチは、様々な特性のネットワーク通信をサポートできるのが望ましい。例えば、適時な到着をリアルタイムに厳しく保証することを要求する通信、音声やビデオ用の連続的なメディア通信、早急な返答を要求する通信が含まれる。

【0003】重要なディジタル通信ネットワークの1つ 30 として、ATM (Asynchronous Tran sfer Mode:非同期伝送モード)ネットワーク がある。ATMネットワークは、ネットワーク中のある ポイント (ノード) から、あるほかのポイント (ノー ド)ヘデータを伝送するのに用いられる。ここで、デー 夕や情報は、連続した固定サイズの小さなセルに細分化 されて、ネットワークのノード間で伝送される。ここで 述べているノードは、ネットワークの複数のノード間で パケットやセルを高速にスイッチングしたり、ルーティ ングしたりするATMスイッチを含む。ATMネットワ 40 ークの一般的な原理は、J・プライアン・リールズとダ ニエル・C・スウィンハートによる、「発生するギガビ ット環境とローカルATMの役割」(IEEEコミュニ ケーションマガジン、30巻、4類、1992年4月、 52-58頁)、及びC・ラムによる、「ATM方式へ の高速化」(ユニックス レビュー、10巻、10類、 1992年10月、29-36頁) に述べられている。 【0004】ATMネットワークの重要な課題の1つ は、各スイッチによって伝送されるセルを、スケジュー

行列内に、バッファリングされる。セルの渋滞(輻輳)がないものとすると、これらのセルは、スイッチで入力リンクから受信され、直ちに出力リンクをとおして別の宛先へ送信される。しかし、セルが複数の入力リンクを通して到着し、同じ出力リンクへ同時に送信されなければならない場合。セルが望ましい順序で伝送されるに

通して到着し、同じ出カリンクへ同時に送信されなければならない場合、セルが望ましい順序で伝送されるには、セルの待ち行列(キュー)をつくることが必要である。

【0005】どのセルがどの時間にどの順序で伝送され

10 るかのスケジューリングを調整するためには、FIFO (First In First Out: 先入れ先出 し) 方式による順序付けを使うのが普通である。FIF 〇方式においては、スイッチに、先に到着するセルが、 次に到着するセルに優先して伝送される。リアルタイム アプリケーションをサポートするネットワークの場合、 セルに優先度がつけられ、セルの優先度によって、セル は別々の待ち行列に記憶される。その後、セルは、その 別個の待ち行列の優先度に従って、指示された順序で伝 送される。これらの単純な方式は、限られた数と種類の リアルタイムアプリケーションのみをサポートしうる。 なぜならば、FIFO方式と優先度スケジューリング機 能は、データ損失のない適時な伝送に対して、限られた 保証のみを提供できるからである。例えば、ATMロー カル・エリア・ネットワーク、あるいは、ATMワイド ・エリア・ネットワークの初期世代のスイッチは、単 に、入力ネットワークリンクから出力ネットワークリン クヘセルを転送するというスケジューリングをしたりデ ィスパッチしたりという、大変簡易なスケジューリング アルゴリズムを備えている。通信は、ATM法則による FIFO順序付けで処理されるが、少数の、通常2種類 の優先順位が、リアルタイム通信要求を持つアプリケー ションをサポートするために、かなり限定された方法で 提供されている。静的に割り当てられた優先度は、近年 の進んだ変化に富む多種多様なアプリケーションを持つ 中位サイズのローカル・エリア・ネットワークに対して さえも、ほとんど十分でない。さらに、アプリケーショ ンが音声やビデオなど連続的なメディアを伝送する必要 がある場合、もしくは、アプリケーションが実時間で期

ニエル・C・スウィンハートによる、「発生するギガビット環境とローカルATMの役割」(IEEEコミュニケーションマガジン、30巻、4類、1992年4月、52-58頁)、及びC・ラムによる、「ATM方式への高速化」(ユニックス レビュー、10巻、10類、1992年10月、10004)ATMネットワークの重要な課題の10004)ATMネットワークの重要な課題の101)ルの分析」(IEEE会報 10092年10004)ATMネットワークの重要な課題の101)ルの分析」(IEEE会報 10004)ATMスイッチによって伝送されるセルを、スケジューリング機能によって、実現されなけりングすることである。セルは通常、各スイッチの待ち 10006)過去 10006)同士のように対象を表する 10006)の表する 1006)の表する 10006)の表する 10006)の表する 10006)の表する 10006)の表する 1006)の表する 10006)の表する 10006)の表する 10006)の表する 10006)の表する 1006)の表する 10006)の表する 10006)の表する 10006)の表する 10006)の表する 10

特した返答を必要とする場合、ネットワークサービスの 質や適時性に関して予測や保証をすることは実質的に不

可能である。

ればならない多数の通信コントロールスキームを説明し ている。さらに、H・ジャングらは、「転送速度に基づ くサービス原則の比較」(H・ジャングとS・ケシャ ブ、ACM SIGCOMM会報、'91、チューリッ ヒ、1991年9月)、「レート制御静的優先度待ち」 (H・ジャングとD・フェラーリ、国際コンピュータサ イエンス学会技術報告#TR-92-003、カリフォ ルニア、バークレー)の論文で、転送速度に基づくサー ビス原則と転送速度により制御された静的優先度キュー イングを説明している。スケジューリングアルゴリズム 10 ている。このシステムにおいて、セルは出力ポートにス のさらなる例は、以下の論文、論説に記載されている。 W・A・ホーン、「簡易なスケジューリングアルゴリズ ム」(ナーバル リサーチ ロジスティッククオータリ 一、21巻、1974年、177-185頁)、J. R. ジャクソン「最大遅延量を最小にするプロダクショ ンラインのスケジューリング」(マネージメント サイ エンス リサーチ プロジェクト、調査報告43, UC LA、1955年1月)、C・R・カルマネク, H・カ ナキア、S・ケシャブ、「高速ネットワークのためのレ ニケーション コンファレンス、カリフォルニア、サン ディエゴ、1990年12月、300.3.1-30 0. 3. 9頁)、A・クマー, J・パレク「統合サービ スネットワークにおけるフロー制御への汎用プロセッサ ーのシェアリングアプローチ」(phD論文、MIT、 1992年2月)、H・T・カング, A・チャップマ ン、「ATMネットワークに対するFCVC(Flow -Controlled Virtual Chann e 1 s:フロー制御パーチャルチャネル)提案」(ネッ トワークプロトコルに関する1993年国際会議会報、 カリフォルニア、サンフランシスコ、1993年、10 月19-22日)、C・L・リュウとJ・W・レイラン ド、「ハードの実時間環境におけるマルチプログラミン グのためのスケジューリングアルゴリズム」(ACMジ ャーナル、20巻、第1版、1973年)、L・ジャン グ、「パーチャルクロック:パケットスイッチネットワ ークのための新しい通信量コントロールアルゴリズム」 (ACM SIGCOMM会報、ペンシルバニア、フィ ラデルフィア、1990年9月、19-29頁)、L・ ジャング、「バーチャルクロック:パケットスイッチネ 40 ットワークのための新しい通信量コントロールアルゴリ ズム」(コンピューターシステムにおけるACMトラン ザクション、9巻、第2版、1991年5月、101-124頁)、Q・ジェング、K・シン、「2地点間パケ ットスイッチネットワークにおける実時間チャネルの確 立能力について」(コミュニケーションにおけるIEE Eトランザクション、1994年3月)。

【0007】これらのアルゴリズムの多くは、ATMネ ットワークにおける実行には、不適当とされてきたこと

ゴリズムは、一般的な環境には、専門的すぎるからであ る。また、キューのサーチに時間がかかりすぎるからで ある。

【0008】しかし、ATMスケジューリングのための VLS I シーケンサーチップが、H・ジョナサン・カオ とネクデット・アズンによる論文、「ATM通信シェイ パーと行列管理のためのVLSIシーケンサーチップ」 **(IEEEソリッドステイトサーキットジャーナル、2** 7巻、第11版、1992年11月) において述べられ イッチングされる。各ポートは、それ自体の待ち行列と シーケンサーチップを含んでいる。各ポートにおいて、 セルは、シーケンサーチップによって優先順位に分類さ れる。このシステムは、改良された優先度スケジューリ ングを実現しているが、スイッチの各出力ポートに対し て別々の分類回路を要求する。その結果、コストが増加 し、スイッチのデザインの柔軟性が減少する。また、性 能低下の可能性もある。

【0009】共用バッファスケジューリング方式を用い ート制御サーバー] (IEEEピグローバル テレコミュ 20 たATMスイッチに関する重要な提案が、H・近藤ほ か、K・大島ほかによる以下の2つの論文で述べられて いる。H・近藤、H・山中、M・石脇、Y・松田、M・ 中谷、「ATMスイッチLSIのための効率的なセルフ タイムの行列アーキテクチャー」(カスタム インテグ レーテド サーキット コンファレンス、サンディエ ゴ、1994年5月)、K・大島, H・山中, H・斉 藤、H・山田、S・小浜、H・近藤、Y・松田、「ST Sタイプの共用バッファリングとそのLSI実現に基づ く新しいATMスイッチアーキテクチャー」(国際スイ 30 ッチングシンポジウム'92会報、日本、横浜、199 2年10月、359-363頁)。このATMスイッチ デザインの重要な要素は、共通の待ち合わせ機能と、統 計的な多重化を発展させるため共用バッファと、より迅 速な性能とより低いコストである。このスイッチは、出 カパッファリングを用いるほかのATMスイッチとは、 すべての入力ポートからの入力セルが直接共通のバッフ ァメモリに蓄積されるという点で、区別される。出力 は、FIFO方式や単純な優先度方式に基いて選択され る。このようなスイッチは、単純な優先度で満足するよ うな、長距離テレコミュニケーションに対しては十分に 機能するが、このスイッチには、ファクトリーオートメ ーションや、パワープラントコントロール、フルモーシ ョンビデオなどリアルタイムアプリケーションをサポー トする待ち行列制御の機能はない。

[0010]

【発明が解決しようとする課題】この発明は、以上のよ うな課題を解決するためになされたもので、スタティッ クなスケジューリングアルゴリズムだけでなく、ダイナ ミックなスケジューリングアルゴリズムに則った待ち行 に注意しなければならない。なぜならば、こうしたアル 50 列制御が可能なスイッチングシステムを得ることを目的 q

としている。

[0011]

【課題を解決するための手段】この発明に係るスイッチ ングシステムは、複数の入力リンクと複数の出力リンク を持ち、各入カリンクによりネットワーク内の1以上の 宛先を示す宛先情報を含むヘッダフィールドとデータと を格納したセルを受信するスイッチと、上記ヘッダフィ ールドの宛先情報を、各ビットが各出力リンクに対応し ておりそのビットが有意状態である時そのセルが最終宛 先に到着するようにそのビットに対応する出力リンクに 10 対してそのセルを出力することを示している宛先ビット のベクトルに変換する変換手段と、各セルに対して、上 記宛先ビットのベクトルを付加するベクトル付加手段 と、上記ベクトルを付加されたセルを1つ以上の出カリ ンクに接続する接続手段とを備え、上記接続手段は、上 記ベクトルを付加されたセルを到着順に格納するキュー イング手段と、キューイング手段に格納されたセルの中 から到着順とは異なる順に各出力リンクに対して各出力 リンクに対応する宛先ビットが有意状態のセルを選択す る選択手段とを備え、上記選択手段は、セルの出力をス 20 ケジュールするスケジュール手段を有し、上記スケジュ ール手段は、選択順を決定するアルゴリズムを記憶する 手段と、スイッチの動作に先だってそのアルゴリズムを 設定する手段と、スイッチの動作中にそのアルゴリズム を再設定する手段と、上記各出力リンクに対してセル送 信時間内に上記アルゴリズムを実行する手段を有してお り、上記スイッチは、更に、上記出力リンクに選択した セルを出力する出力手段を備えたことを特徴とする。

【0012】上記出力手段は、上記ベクトルが除去され たセルを出力することを特徴とする。

【0013】上記アルゴリズムは、ダイナミック・プラ イオリティ・スケジューリング・アルゴリズムと、スタ ティック・プライオリティ・スケジューリング・アルゴ リズムと、ラウンド・ロビン・アルゴリズムと、これら の組み合わせのいずれかから選択されることを特徴とす る。

【0014】上記スケジュール手段は、各出カリンクに セルを出力する順番を決定するために設定されたスケジ ューリングアルゴリズムに基づいて、キューイング手段 の中に格納されたセルの出力順序を示す値をタグ値とし 40 て計算し、このタグ値を有するタグをセルに付加するタ グ付加手段を有し、上記選択手段は、タグ値と宛先ビッ トの値に基づいて、キューイング手段の中に格納された セルをサーチするサーチ手段とを備え、選択手段は、各 出力リンクに対応する宛先ビットの値が有意状態である セルの中で最も小さいタグ値を持つセルをサーチして選 択し、もし、最も小さいタグ値を持つセルが2以上存在 する場合に、先に到着したセルを選択することを特徴と する。

10

至る複数のレジスタからなるFIFO回路を備え、各レ ジスタは、出力を待っているセルを示すものであり、各 レジスタは、上記宛先ピットのベクトルとタグ値のバイ ナリーコードを保持し、各レジスタは、先頭から末尾の 方向でセルの到着順を示していることを特徴とする。

【0016】上記サーチ手段は、上記レジスタの数と同 じ数の複数の比較回路を備え、各比較回路は、各レジス 夕に対応して設けられ、各比較回路は、対応したレジス タのタグ値と末尾側にある次のレジスタに対応した比較 回路からの出力値を比較するようにリニアに配置され、 各比較回路は、対応するレジスタのタグ値が末尾側にあ る次に比較回路から出力されたタグ値より小さい場合で あって、かつ、選択した出力リンクに対する宛先ビット が有意状態である場合に、出力ピットをオンにすること により、上記比較回路は、選択した出力リンクに対して 最小のタグ値を伝搬させ、待ち行列の中からセルを選択 することを特徴とする。

【0017】上記サーチ手段は、上記レジスタの数の半 分に当たる複数の比較回路と追加の比較回路を備え、上 記比較回路を階層的に配置し、ルートと枝と葉を持つツ リーを構成し、葉と枝のサブセットによりサブツリーを 構成し、葉に配置された各比較回路は、2つの隣り合う レジスタのタグ値を比較して小さいタグ値を有するレジ スタを識別し、上記追加の比較回路は、2つのサブツリ 一からのタグ値を比較し、選択した出力リンクに対し て、最小のタグ値を持つレジスタが存在しているサブツ リーを識別し、上記ツリーは、選択した出力リンクに対 して、最小のタグ値を伝搬することを特徴とする。

【0018】また、この発明に係るスイッチングシステ ムは、複数の出力リンクと出力リンクを示すアドレスを 含んだセルを受信する複数の入力リンクと、上記アドレ スを宛先ビットに変換する変換手段と、上記入力リンク のセルを少なくとも1つの出力リンクに接続する接続手 段とを備え、上記接続手段は、入力リンクから出力リン クヘセルの出力をスケジュールするスケジュール手段を 備え、スケジュール手段は、各出カリンクにセルを出力 する順番を決定するために、予め設定されたスケジュー リングアルゴリズムに基づいて、どのセルを出力すべき かを示す値を生成し、生成した値をタグ値として有する タグをセルに付加するタグ手段と、共通キューと、上記 共通キューに、各セルに対して宛先ビットとタグ値を挿 入する手段と、上記宛先ビットとタグ値に基づいて、上 記共通キューから、対応している宛先の中から最小のタ グ値を持つセルをサーチするサーチ手段と、宛先に対応 した出力リンクに対して最小のタグ値を持つセルを出力 する出力手段とを備えたことを特徴とする。

【0019】上記サーチ手段は、最小のタグ値をシリア ルに評価していくリニアサーチ手段を有していることを 特徴とする。

【0015】上記キューイング手段は、先頭から末尾に 50 【0020】上記サーチ手段は、木構造を用いて同時に

30

複数対のセルを評価していくロガリズミックサーチ手段 を有していることを特徴とする。

【0021】上記サーチ手段は、リニアサーチ手段とロ ガリズミックサーチ手段を結合したサーチ手段を有して いることを特徴とする。

【0022】上記タグ手段は、先頭から末尾までのキュ ーを形成するように配置された一連のタグレジスタと、 複数の比較器と、上記タグレジスタと比較器を接続する 接続手段と、上記セルを対応するタグレジスタにより識 タグ値をタグレジスタに設定する設定手段とを備え、上 記比較器は、タグレジスタのタグ値と1つ前の比較器か らの出力値を比較して小さい方の値を決定するととも に、小さい方の値と宛先ビットを出力する出力手段と、 小さい方の値と宛先ビットに基づいて、記憶されたセル を識別する識別手段とを備えたことを特徴とする。

【0023】上記比較器は、一連のピットから構成され た出力を持ち、この一連のビットの中に、宛先ビットが 有意状態であり、同じ宛先ビットが有意状態であるキュ を示す特定ビットを有しており、各比較器は、各夕グ値 とキューの末尾方向にあるタグの最小値とを比較するこ とにより、宛先別に各セルのプライオリティを設定する ことを特徴とする。

【0024】上記比較器は、2つのタグ値を比較する手 段と、小さい方の値を出力する手段とを有し、1つのタ グ値に対して1つの追加の入力ビットを備え、上記比較 器の出力は、比較対象となるタグ値を示す追加の入力ビ ットにより条件付けられていることを特徴とする。

【 0 0 2 5 】上記追加の入力ビットは、宛先ビットが有 30 意状態になっているセルのタグ値を特定するものである ことを特徴とする。

【0026】上記スイッチングシステムは、更に、最小 のタグ値を持つセルが2以上存在する場合に、キューの 先頭に近いセルを選択する手段を備えたことを特徴とす る。

【0027】上記タグ手段は、枝を経由してルートに連 結された葉を持った階層的木構造を有し、各枝は、一対 のタグレジスタと隣り合うタグレジスタの間に設けられ たタグレジスタ用比較器と、2つのタグレジスタ用比較 40 リズムによって、優先度の高いセルをタイムリーに交換 器からの出力を入力する追加の比較器を有しており、上 記追加の比較器は、宛先ビットが有意状態になってお り、小さい方のタグ値を持つタグレジスタに対応するセ ルを識別する手段を有していることを特徴とする。

【0028】上記タグレジスタ用比較器は、小さい方の タグ値と2つの比較ビットを出力し、2つの比較ビット の内、一方の比較ピットは一方のセルが小さい方のタグ 値を持っていることを示し、2つの比較ビットの内、他 方の比較ビットは他方のセルが小さい方のタグ値を持っ

12

方のタグ値を持っているセルを識別するために、宛先ビ ットと比較ビットを入力する複数のANDゲートを有 し、複数のANDゲートは、ルートにおいてただ1つの ANDゲートが有意な出力を有するように構成されてお り、このANDゲートの有意な出力により出力リンクに 出力されるセルを示すことを特徴とする。

【0029】上記ANDゲートは、そのANDゲートに 対応したセルが適切な宛先ビットを有しているかを判定 するために用いられるものであり、上記タグレジスタ用 別できるように記憶する記憶手段と、記憶されたセルの 10 比較器は、異なるANDゲートへ接続された出力ビット を有し、このタグレジスタ用比較器からの出力ビット は、対応するセルの宛先ピットとANDを取られ、その 結果の出力が有意状態である場合は、対応するセルが宛 先ビットが有意状態であり、最小のタグ値を持つセルで あることを示すことを特徴とする。

> 【0030】上記スイッチングシステムは、更に、2以 上のセルが最小のタグ値を有する場合、先着のセルを識 別する手段を有することを特徴とする。

【0031】上記タグレジスタ用比較器は、先頭と末尾 ー中の他のセルのタグ値よりも小さいタグ値を持つこと 20 を持つキューを定義し、上記追加の比較器は、2入力か ら小さい値を出力するとともに、キューの先頭方向にあ る2入力の値がキューの末尾方向にある2入力の値以下 である場合に、有意状態を出力することを特徴とする。

> 【0032】上記スイッチングシステムは、更に、上記 木構造のルート方向への上位層レベルにおいて、下位層 レベルのどの枝が小さい方のタグ値を有しているか決定 することにより小さい方のタグ値を有する枝を識別する 識別手段を有し、上記識別手段は、各タグに対応してそ のタグの宛先ピットとそのタグが最小のタグ値を有する ことを示すビットとのANDを取るためのANDゲート を有していることを特徴とする。

[0033]

【作用】この発明のスイッチングシステムは、スケジュ ール手段がセルの出力をスケジュールする。スケジュー ル手段は、所定のアルゴリズムに基づいて、セルを順番 に選択する。このように、スケジュール手段を備えるこ とにより、セルの優先処理が行える柔軟なシステムを提 供する。また、上記スケジュール手段は、いろいろな種 類なアルゴリズムを採用することができる。そのアルゴ することができるとともに、優先度の低いセルを後から 交換することができる。

【0034】出力手段は、セルを出力する場合には、ス イッチの内部で用いた宛先ビットのベクトルを除去して 出力する。

【0035】上記アルゴリズムとしては、ダイナミック なスケジューリングアルゴリズムやスタティックなスケ ジューリングアルゴリズムを用いることができるととも に、ラウンド・ロビン・アルゴリズムも用いることがで ていることを示すものであり、上記選択手段は、小さい 50 きる。或いは、これらのアルゴリズムの組み合わせでも

よい。

【0036】スケジュール手段は、優先順位を示すタグ 値を計算し、このタグ値を有するタグをセルに付加す る。サーチ手段は、このタグ値と宛先ビットを用いて出 力すべきセルをサーチする。結果として、選択手段は、 ある出力リンクに対する宛先ビットが有意状態(オン) になっており、かつ、それらの中で最も小さいタグ値を 持つセルを選択する。最も小さいタグ値を持つセルが2 以上存在する場合には、先に到着したセルを選択する。

【0037】キューイング手段は、複数のレジスタによ 10 象とするかどうかを決定する。 りFIFOを構成している。この複数のレジスタからな るFIFOにより到着順を示すとともに、宛先ビットの ベクトルとタグを保持するようにしている。

【0038】サーチ手段は、複数の比較回路をリニアに 配置し、各レジスタに記憶されたタグ値を順に比較する ことにより、最小のタグ値を持つセルを検出する。

【0039】或いは、サーチ手段は、2個のレジスタに 対して1つの比較回路を備え、2個のレジスタのタグ値 の比較結果を更に追加の比較回路で比較することによ 択する。このように、ツリー構造を用いた比較処理を行 うことにより、キューに記憶されたエントリーの数の対 数に比例する時間で最小のタグ値を持つセルを選択で き、前述したリニアにサーチする場合に比べて高速処理 を行える。

【0040】この発明のスイッチングシステムは、スケ ジュール手段が、セルの出力順番を予め設定されたスケ ジューリングアルゴリズムに基づいて決定する。スケジ ュール手段は、出力リンクに共通に設けられたキューを 備え、そのキューに対して各セルの宛先ビットと優先度 *30* を示すタグを記憶させる。サーチ手段が、この宛先ビッ トとタグを参照することにより、出カリンクに出力する セルの順番を決定する。タグに記載されるタグ値は、ダ イナミック、或いは、スタティックなアルゴリズムのい ずれのアルゴリズムに基づくもので計算されたもので構 わない。従って、このスイッチングシステムは、ユーザ の要求に応じて柔軟なスケジューリング方式を採用する ことができる。

【0041】上記サーチ手段は、リニアサーチ手段によ り、最小のタグ値を順番に捜していく。

【0042】或いは、サーチ手段は、ロガリズミックサ ーチ手段を有し、木構造を用いて最小のタグ値を高速に 検索する。

【0043】或いは、サーチ手段は、リニアサーチ手段 とロガリズミックサーチ手段を結合したサーチ手段によ り、最小のタグ値を検索する。

【0044】上記タグ手段は、タグレジスタと比較器を 備え、タグレジスタにタグ値を設定し、比較器がこのタ グ値を順番に比較していくことにより、最小のタグ値を 検出する。

14

【0045】上記比較器は、特定の出力リンクに対する 宛先ビットが有意状態(オン)であり、最小のタグ値を 持つことを示す特定ビットを出力し、各比較器は、キュ ーの末尾方向にある比較器からの出力と各比較器に対応 したタグ値とを比較することにより、優先度を決定す る.

【0046】比較器は、2つのタグ値を比較して小さい 方の値を出力する。また、比較器は、追加の入力ビット を備え、追加の入力ビットにより入力したタグを比較対

【0047】上記追加の入力ビットは、宛先ビットが有 意状態(オン)になっているセルを示すことにより、対 応するタグ値が比較対象になるかどうかを特定するもの である。

【0048】もし、最小のタグ値を持つセルが2以上存 在する場合には、先に到着したセルを選択する。

【0049】前述したタグ手段の別な構成として、タグ を階層的構造を持った比較器により比較するようにして も構わない。一対のタグレジスタに対して、比較器を1 り、ツリー形式を用いて、最小のタグ値を持つセルを選 20 個設け、この比較器からの出力を更に追加の比較器で比 較することにより、最小のタグ値を持つタグレジスタを 検出する。このようにして、検索を高速に行う。

> 【0050】比較器は、比較した2つのタグ値の内、い ずれのほうが小さい値を持っているかを示す比較ビット を出力し、選択手段は、複数のANDゲートを有し、A NDゲートが比較ビットを入力するとともに、宛先ビッ トを入力することにより最終的に優先度の高いセルを1 つだけ特定する。

【0051】ANDゲートは、宛先ビットが有意状態 (オン) になっているかどうかを判定するとともに、比 較器からの比較ビットとのANDを取ることにより、最 終的に宛先ビットが有意状態(オン)であり、最終の夕 グ値を持つセルを選択する。

【0052】もし、2以上のセルが最終のタグ値を有す る場合には、先に到着したセルを選択して出力する。

【0053】タグ手段が前述したように、階層的木構造 を用いて最小のタグ値を検索する場合には、タグレジス 夕用比較器により先頭から末尾方向が存在するキューを 定義し、追加の比較器により先頭方向にあるタグ値が末 40 尾方向にあるタグ値よりも小さい場合に、その先頭方向 にあるタグ値を持ったセルを選択する。

【0054】本発明のスイッチングシステムは、更に、 識別手段により階層的木構造を持つ場合に、どの枝が小 さい方のタグを有しているかを識別し、その識別手段 は、ANDゲートに基づいて、タグの宛先ビットとその タグ値が最小のタグ値であることを示すビットとのAN Dを取ることにより、最終的に優先度の高いセルを選択 する。このようなANDゲートを備えることにより、階 層的木構造を取った場合に、葉からルートに対して宛先 50 ピットを伝搬するため、各タグ毎に必要とされていたA

NDゲートを省略することができる。結果として、AN Dゲートの数を減少させることができ、回路構成を簡略 することができる。

[0055]

【実施例】

実施例1. 各種のスケジューリングアルゴリズムを適合 させるために、この発明に係るディジタル通信ネットワ ークスイッチは、改良されたスケジューリングシステム を備えている。その改良されたスケジューリングアルゴ リズムによれば、各セルは、スイッチに到着する都度、 タグ付けされ、その後、共通キューに記憶される。タグ は、バイナリーの数値から成る。タグの数値は、トラヒ ックのクラスに対応するスケジューリングアルゴリズム や、セルが伝送されるバーチャルチャネル(virtu al channel)の属性や、セル自身の特性を考 慮して計算される。続いて、キューが宛先とタグにより 出カリンク又は出力ポート毎に並列に検索される。複数 のセルの宛先が同一である時、即ち、出力リンク又は出 カポートが同一である時は、その中で最小の夕グ値を持 つセルが選択される。これにより、スイッチは、常に、 宛先毎に、スケジューリングアルゴリズムに従って、最 初のセルを選択する。

【0056】より一般的に言えば、この発明のスイッチ ングシステムは、アルゴリズムを記憶する手段を備えて いる。記憶されたアルゴリズムに従って、セルがスケジ ュールされる順番が決定される。また、アルゴリズム は、スイッチの動作に先立って、また、スイッチの動作 中に変更可能であるので、ネットワークの幅広いトラヒ ック要求に対応することが可能となる。

【0057】この発明のスイッチは、スタティックアル 30 ゴリズムとダイナミックアルゴリズムの両方をサポート 可能である。これらのアルゴリズムには、以下のものを 含む。ルー、ジャングによるレートモノトニックアルゴ リズム、ジャングによる単純優先度アルゴリズム、クマ ーによるウェイテッドフェアキューイングアルゴリズ ム、ジャクソン、ルー、ホーン、ジェングによる最早デ ッドラインファーストアルゴリズム、ジャングによるバ ーチャルクロックアルゴリズム、カルマネクによるラウ ンド・ロビン及び階層的ラウンド・ロビン。以上のアル ゴリズムは、本明細書で既に述べたものである。また、 カングのフローコントロールドバーチャルチャネルアル ゴリズムのような複雑な制御アルゴリズムもサポート可 能である。

【0058】この発明は、以下の3点により成り立って いる。第1に、タグ値がいずれかの演算可能なファンク ションに従って計算される点、第2に、タグ値がセルが 伝送される順番を示している点、第3に、上に挙げたす べてのアルゴリズムに共通する特徴として、セルの順番 が数値のタグで表現されると言う点である。検索を成立 させる唯一の決定要因は、タグの持つ数値であり、タグ 50 0 は、複数の入力リンク14を備えている。複数の入力

16

の持つ意味は問われない。さらに、各セルのタグ値は、 伝送中に計算されるので、スタティック・スケジューリ ング・アルゴリズムだけでなく、ダイナミック・スケジ ューリング・アルゴリズムもサポートできる。また、タ グ毎に、十分な数のビットが用意されているので、スイ ッチバッファ中の全セルの順番を並び替えて、各ビット の値を書き変えることも可能である。

【0059】この発明のポイントは、タグベースの検索 を行う点にある。各セル(ATMセル)は、ネットワー 10 クスイッチに到着すると、バイナリーの数値を持つタグ を付加される。典型的な実施例においては、8ビット、 16ビット、あるいはそれ以上の複数のビットを持つタ グが用いられる。8ビットの場合には、256(2の8 乗) 通りのタグ値が設定できる。16ビットの場合に は、65536 (2の16乗) 通り、nビットの場合に は、2のn乗のタグ値が設定できる。各セルのタグは、 そのセルが伝送されるバーチャルチャネル、そのバーチ ャルチャネルのトラヒックのクラスのスケジューリング アルゴリズム、そのセル自身の特性等に関連する情報を 20 持っている。そして、セル、タグ及び宛先情報が、伝送 待ちのセルキューの末尾に入力される。この実施例にお いては、キューは、VLSI回路で構成されている。

【0060】やがて、スイッチが、特定の宛先にセルを 伝送しようとする時、キューに記憶されているすべての セルを対象に出力リンク毎、或いは、出力ポート毎に並 列に検索が行われ、その宛先に一致する最小のタグ値を 持つセルが選択される。選択されたセルは、キューから 消去され、伝送される。キューの中に同一のタグ値を持 つ複数のセルが存在する場合には、もっとも早くキュー に到着したセルが選択される。キュー検索部は、最小の タグだけでなくセルが伝送される出力ポートも識別す

【0061】このアーキテクチャーにより、スタティッ ク・スケジューリング・アルゴリズム,ダイナミック・ スケジューリング・アルゴリズムを問わず、前述した全 てのアルゴリズムを含む幅広いクラスのスケジューリン グアルゴリズムを実現することが可能となる。また、タ グ値に範囲設定をすれば、1つのスイッチで同時に種々 のトラヒックのクラスに対応する種々のスケージューリ 40 ングアルゴリズムを実現できる。具体的には、タグ値を 計算する際に、優先度の高いクラスのタグを数値の小さ い範囲に割り当て、優先度の低いクラスのタグを数値の 大きい範囲に割り当てる。そのような割り当てを行え ば、数値を頼りに検索するシステムでは、優先度の高い クラスのセルが1つでもあれば、必ずそのセルが選択さ れる。なぜならば、優先度の高いクラスのセルのタグ は、優先度の低いクラスのセルのタグよりも、より小さ い値を持つからである。

【0062】図1を用いて説明する。ATMスイッチ1

リンク14は、複数の入力処理部16に接続されてい る。複数の入力処理部16からの出力は、それぞれキュ 一検索部18とメモリ(セルバッファメモリ)20に入 力される。キュー検索部18は、制御部22により制御 される。制御部22は、また、入力処理部16及び出力 処理部24も制御する。入力処理部16及び出力処理部 24は、それぞれマイクロプロセッサとメモリを備えて いる。また、入力処理部16と出力処理部24は、制御 部22によりアルゴリズムを設定、或いは、再設定する から送り出されるセルのネットワークへの要求に従っ て、適切なアルゴリズムが用いられるように制御され

【0063】キュー検索部18の出力は、それぞれ出力 処理部24に入力される。それに伴い、セルバッファメ モリ20の出力も出力処理部24に入力される。26に 示すように、入力処理部16の出力は、宛先情報とタグ とバッファアドレスを含んでいる。これらは、キュー検 索部18に接続されている。また、28に示すように、 セルヘッダーとセル本体は、セルバッファメモリ20に 20 リー39は、レジスタに記憶され、宛先フィールド41 記憶される。

【0064】次に、動作について説明する。セルは、入 カリンク14を介して入力処理部16に到着する。入力 処理部16は、到着したセルをセル毎に処理する。通 常、どのATMスイッチでも行われている内部処理に加 えて、入力処理部16はセル毎にタグ値を計算する。タ グ値の計算は、そのセルのバーチャルチャネルに対応す るスケジューリングアルゴリズムに従って行われる。タ グ値は、また、バーチャルチャネルの状態やセルの到着 時刻にも左右される。バーチャルチャネルとは、他の全 30 てのデータストリームと区別される特定のデータストリ ームのエンドトゥーエンドのコネクションを指す。AT Mネットワークにおいて、それは、セルヘッダー中のビ ットにより識別される。入力処理部16は、また、バー チャルチャネルの状態情報やスイッチによりメンテナン スされる他の情報も計算し、更新する。

【0065】上記計算後、タグと宛先情報とセルのバッ ファアドレスとが出力され、キュー検索部18のキュー に記憶される。また、セルヘッダーとセルデータは、セ ルバッファメモリ20に出力される。その時点で、セル 40 のアドレス、宛先及びタグはキューイングされ、セルヘ ッダーとセルデータは、セルバッファメモリに記憶され る。こうして、入力処理部は、次のセルを受け付け、処 理することが可能な状態になる。以上のことから、入力 処理は、関連する入力リンク14の1セルサイクルに割 り当てられた時間内に完了しなければならない。1セル サイクルとは、入力リンクの帯域幅で1つのATMセル を受信するのに必要な時間のことである。

【0066】キュー検索部18は、キューを順に検索

18

を持つセルを選択する。出力処理部24は、セルが伝送 されるのに必要な計算があればその計算を行う。その 後、ネットワークの他のノードやセルの最終宛先に向け て出力リンク30にセルを伝送する。キュー検索部18 によって行われる検索は、全ての出力処理部に関連する スイッチ内の入力リンク14及び出力リンク30の内、 最も遅いリンクの1セルサイクルに割り当てられた時間 内に完了しなければならない。

【0067】この発明のキュー検索システムの説明に先 手段を備えており、スイッチに到着するセルやスイッチ 10 だって、図2を用いて既に知られている検索システムに ついて説明する。これは、図1に示すキュー検索部18 に相当する。図2に示す検索システムは、縦列接続する ことにより上位ステージ又は/及び下位ステージを備え ることができ、拡張することも可能である。キュー検索 部18は、VLSIを用いたFIFO回路31 (sel f-timed FIFO) からなっている。キューエ ントリーは、FIFO回路31の末尾から挿入される。 FIFOに未使用のエントリーがあれば、自動的にキュ 一の先頭方向に前詰めにシフトされる。各キューエント とアドレスフィールド35と優先度ビット37を持って いる。宛先フィールド41は、独立した一連のバイナリ ービットを持っており、各ビットは1か0かいずれかの 値を持つ。この実施例では、1の値を有意状態(オン) としている。この値は、データがどの出力リンクに伝送 されるかによって決定される。宛先フィールドを構成し ている各ビットを、宛先ビットを呼ぶ。スイッチの出力 リンク30と同数の宛先ピットがあり、各宛先ピット は、特定の出力リンクへのコネクションを示している。 キューエントリーの宛先フィールドの対応するビットが 1の時に、キューエントリーと出力リンクを結ぶコネク ションが成立する。例えば、宛先フィールドの第3ビッ トがの1の時には、対応するデータは、第3の出力リン クに伝送されることを示している。

【0068】上で述べたように、宛先フィールドの各ビ ットは、それぞれ出力リンクに対応しているので、キュ 一全体を縦の列に着目して先頭から末尾まで眺めてみる と、キューに記憶している全てのセルと1つの出力リン クとの対応関係が分かる。即ち、各カラム(列)のビッ トが1か0かを調べると、セルが特定の出力リンクに伝 送されるかどうかを確認することができる。マルチキャ ストセルの場合、即ち、1つのセルが複数の出カリンク に関連付けられている場合には、そのセルの宛先フィー ルドには、1の値を持ったビットが複数存在する。図2 において、例えば、宛先フィールドの右端のカラムを見 てみると、1の値を持ったセルが2つあることが分か る。この従来の検索システムにおいては、どのスケジュ ーリングアルゴリズムを用いても、同一の出カリンクに 向かう2つのセルがある場合に、その伝送の順番を決定 し、個々の出力処理部24について対応する宛先ビット 50 できるようにするために、優先度ビット37を設けてい る。

【0069】以上のように、キューエントリー39の宛 先フィールド41の中に1の値を持つビットがあれば、 そのキューエントリーのアドレスフィールド35に示さ れたアドレスに対応して、セルバッファメモリ20に記 憶されているセルは、必ずそのビットに対応する出力リ ンクに伝送される。このことは、宛先ビットによってセ ルが1つの出力リンクに伝送されるか、或いは、複数の 出力リンクに伝送されるかを識別できるということを示 している。図2において、43に示すキューエントリー 10 のように、宛先フィールド41の全てのビットが0であ る場合には、このエントリーは未使用であるとみなされ る。また、図2には、検索回路50とバス読み出し回路 45が示されている。

【0070】次に、動作について説明する。制御部22 からキュー検索部18に対して、「ある1つの出力リン ク30に伝送するセルを検索せよ」という命令が出され ると、宛先フィールド41の中でその出力リンクに対応 するピットが特定される。次に、検索回路50が特定さ れたビット位置に1がたっていて、かつ、キューの先頭 20 に最も近いキューエントリー39を選択する。次に、制 御部22は、選択されたキューエントリーのセルのアド レスフィールド35をバス読み出し回路45に入力す る。バス読み出し回路45において、選択されたセルの アドレスフィールド35は、キュー検索部18の出力4 9となる。続いて、選択されたキューエントリーの対応 する宛先ビットは、リセットされ、値は0となる。最後 に、出力処理部24は、アドレスを出力49により受け 取る。そのアドレスは、セルバッファメモリ20から指 定された出力リンク30へ伝送するセルを選択するため 30 に用いられる。

【0071】図3は、説明を簡単にするために、図2に 示すキューエントリー39が4つある場合を示してい る。また、図2において、宛先フィールド41で示して いたものの内、宛先ピットを42として示している。ま た、遅延優先度フィルタ48は、優先度ビット37を入 力する。キュー検索部18は、出力リンク30に対応す るセルを選択するコマンドを受けると、宛先ピットの中 からその出力リンクに対応するカラム46を選択する。 このカラムは、遅延優先度フィルタ48に入力される。 遅延優先度フィルタ48には、既にキューの各エントリ ーに対応する2つの優先度を示す優先度ビットが入力さ れている。出力リンクが選択された時、宛先ピットの内 でその出力リンクに対応するカラムの全てのセルに対応 するピットが、遅延優先度フィルタ48に入力される。 遅延優先度フィルタ48は、優先度ビットと宛先ビット を結合し、結合結果として0か1の値を持つ各セルに対 応するビットを出力する。この時、出力された値が0で あれば、そのセルは選択されないことを示している。ま

る資格があるということを示している。このように、遅 延優先度フィルタ48は、2種類の優先度を用いて単純 な優先度付けの機能を果たしている。この従来技術にお いて、遅延優先度フィルタは、同じ宛先を持つ複数のセ ルの中から、いくつかの任意のセルを選択するために用 いられている。より明確に言えば、遅延優先度フィルタ は、高い優先度と低い優先度をつけることによって、高 い優先度のセルが低い優先度のセルよりも、先に伝送さ れることを可能にしている。

【0072】遅延優先度フィルタ48から出力された一 連のビットは、比較回路50aに入力される。比較回路 50aは、各エントリーのビットをその両隣のビットと 比較する。これは、図3に示されている論理和ゲート5 2及び排他的論理和ゲート54により行われる。その結 果、出力ビットの内、1つのビットだけが1の値を持つ ことになる。それは、その1の値を持つビットに対応す るエントリーが選ばれて伝送されることを示している。 選択されたエントリーは、宛先ビットが1であるエント リーの内、最もキューの先頭に近いエントリーである。

【0073】図3に示すアクセラレータ60は、検索を スピードアップするために用いられる。その結果、1セ ルサイクル内で全ての出力リンクの検索を順に行うこと が可能となる。アクセラレータ60は、通常一般的に用 いられている先読み回路であり、縦列接続される場合の 下位ステージからの入力62と上位ステージへの出力6 4を備えている。下位ステージからの入力62が0の時 は、下位ステージにおいて、指定された出力リンクに対 してエントリーが未選択であることを示している。下位 のステージからの入力62が1の時は、下位のステージ において、指定された出力リンクに対してエントリーが 選択されたことを示している。従って、下位ステージか らの入力が1の時は、比較回路からの出力ビット56 は、全て0になるように設計されている。上位ステージ への出力64は、下位ステージ又は自ステージにおい て、エントリーが未選択の場合、0が出力される。下位 ステージ又は自ステージにおいて、エントリーが既に選 択された場合は、1が出力される。

【0074】図4は、図3における従来の遅延優先度フ ィルタ48を、この発明のリニアサーチ回路70で置き 40 換えたものである。この実施例においては、各キューエ ントリー39は、タグレジスタ72により拡張されてい る。タグレジスタ72は、数値に対応する値を持ってお り、その数値の大きさは、優先度を設定するために用い られる。この発明においては、最も小さい夕グ値を持つ セルが最も高い優先度を与えられる。前述したように、 タグの持つ値によって優先度が設定される。この実施例 のリニアサーチ回路70は、様々な選択機能を提供する ことを目的として備えられている。これは、前述した図 3に示す遅延優先度フィルタ48が単純化機能を目的と た、ビットの値が1である時には、そのセルが選択され50していた点と大きく異なっている。多様な選択機能を提 供することにより、複数のスケジューリングアルゴリズ ムの幅広い要求に柔軟に答えることができる。図4にお いても、説明を簡単にするために、数百のキューエント リーの中から、4つのエントリーを取り分けている。4 つのエントリーに対して、それぞれタグレジスタ72と 比較器74が対応している。各タグレジスタ72は、図 1に示す入力処理部16で計算された、セルエントリー に対応するタグの値を示すパイナリーの数値を持ってい る。この数値が比較器74において、キューの中の直前 のタグの比較器の出力と比較される。比較結果により、 10 とする。この1ビットC!は、宛先ビットD!がセット 2つの数値の内、どちらが小さいかが決定される。この 順序付け処理の結果は、キューの中を順に次の比較器に 引き継がれる。

【0075】また、この順序付け処理の結果は、一連の ビットとして出力ライン76に出力される。これらの一 連のビットの内、いずれかのビットに1がたっていれ ば、それは第1に、対応するキューエントリーの宛先ビ ットが1であることを示している。第2に、対応するキ ューエントリーのタグ値がキューの中で選択された宛先 ューエントリーのタグ値が最も小さいということも示し ている。それ故、以下のことが分かる。1つは、リニア サーチ回路70及び比較回路50a及びアクセラレータ 60からなるリニアサーチ回路の出力ビット56は、選 択された宛先ビットが1にセットされている全てのキュ ーエントリーの中から、1つだけを選択するというこ と、もう1つは、選択されたキューエントリーは、最小 のタグ値を持つということである。また、更に、もしも 2つ以上のキューエントリーが同一の最小のタグ値を持 頭に最も近いエントリーが選択されるということにな

【0076】その結果、リニアサーチ回路70により、 スケジューリングアルゴリズムが適当であろう思って採 用した方式に従って計算されたタグ値に基づいて、選択 プロセスを独自に構築する機会が提供される。即ち、リ ニアサーチ回路70は、タグ値が小さな値を持つセルを 先に出力するように設計されていているのであるから、 スケジューリングアルゴリズムが、先に出力したいセル ような方式でタグ値を決定してもよいことになる。この ようにして、スケジューリングアルゴリズムの独自構築 が可能になる。

【0077】特に、この発明においては、タグベースの 検索を実現するために、従来の遅延優先度フィルタ48 を使用していない。遅延優先度フィルタ48の代わり に、キューの各エントリーに対応するタグレジスタを持 つ。また、各タグレジスタをキューの末尾に向かって他 のタグと比較し、最小値を持つタグを選択する比較器7 4を持つ。図5は、図4に示したリニアサーチ回路70 50 る。 22

の詳細を示す図である。図5に示すように、以下の例に おいて、kを各タグレジスタのビット数とする。また、 Nをキューエントリーの総数とする。キューエントリー iに対応するタグをタグiとし、キューエントリーiに 対応する比較器を比較器iとする。タグiのタグ値をタ グ値T1 とする。キューエントリー i に対応する宛先ビ ットを宛先ビットDi とする。比較器i+1と比較器i の間を通っている一組のワイヤの出力値を出力値Mi+1 とする。比較器iの出力を、出力値M'、1ビットC' されているかどうかとともに、もし、セットされている 時は、更に、タグ値Ti が出力値Mi+1 以下であるかど うかを示す。

【0078】キュー最後尾エントリーからの出力値M[®] は、宛先ピットD^N に1がたっている場合には、タグ値 T"の値にセットされる。また、宛先ピットD"が0の 時は、 $2^{k} - 1$ (全ビット=1) という値になる。比較 器iの一組のワイヤからの出力値Miは、キューエント リーiからキューの最終(キューエントリーN)までの ビットが1である全てのキューエントリー中で、そのキ 20 エントリーの内、最小のタグ値を示す。また、ビットC は、宛先ピットD¹がセットされ、かつ、そのタグ値 T¹ がキューエントリー i からNまでのキュー内にある タグ値の中で最小値の場合、1に設定される。出力され たビットCi は、図2及び図3に示す従来例の回路の遅 延優先度フィルタの出力を置き換える。検索回路50 は、単に、ビットC¹が1にセットされている最初のエ ントリーを選択する。即ち、最小のタグ値を持つエント リーを検索する。

【0079】以下に、比較器の動作について、詳細に説 ち、同一の宛先ビットを持っている場合に、キューの先 30 明する。タグレジスタの各ビットを比較する比較論理回 路を図6に示す。図6は、図5に示す比較器iのj番目 の比較論理回路を示している。図6のT' [j] とラベ ル付けされたボックス130は、i番目のキューエント リーのタグレジスタのj桁目 $(k-1 \ge j \ge 0)$ のビッ トを示している。M¹⁺¹ [j] とラベル付けされたワイ ヤ132は、出力値M'+1 の j 番目のピットであり、キ ュー最後尾方向にある i + 1番目のキューエントリーの 比較器 i + 1 からくるものである。また、M¹ [j] と ラベル付けされたワイヤ132は、出力値Mi のj番目 のタグ値を小さな値にするということさえ守れば、どの 40 のビットであり、このエントリーからキューの先頭に向 かって出力されるものである。C¹[j+1]とラベル 付けされたワイヤ136と、E¹ [j+1] とラベル付 けされたワイヤ138は、i番目のエントリーの比較器 iの(j+1)番目の比較論理回路からくるキャリービ ットである。また、C¹ [j] とラベル付けされたワイ ヤ140とE¹ [j] とラベル付けされたワイヤは、i 番目のエントリーの比較器iのj番目の比較論理回路か ら次の下位ビットの比較論理回路へ、即ち、(j-1) 番目の比較論理回路へ出力されるキャリービットであ

(3)

23

【0080】2つのキャリービットとワイヤからの出力値の意味は、以下のように定義される。

C' [j] = 1

if and only if
$$D^{i} = 1$$

and T^{i} [(k-1) · · · j]

 $\leq M^{i+1}$ [(k-1) · · · j] (1)

E' [j] = 1

if and only if $D^{i} = 1$

and T^{i} [(k-1) · · · j]

 $= M^{i+1}$ [(k-1) · · · j] (2)

 M^{i} [(k-1) · · · j]

 $= min \{2^{i} - 1, T^{a}$ [(k-1) · · · j]

for $m = i, \cdots, N, such that $D^{a} = 1$ }$

ここで、N=キューのエントリー総数、 $N \ge i \ge 1$, $k-1 \ge j \ge 0$ である。また、 T^i [(k-1) ・・・ j] は、k ピットで示されたタグ値 T^i の上位k-j ピットの値を意味する。

【0081】式(1)により、C'[j]=1の時は、 宛先ビットD'が1であり、かつ、エントリーiのタグ 値T'の上位k-1ビットからjビットまでの値がエン トリー 1 + 1 からエントリーNまでの最小のタグ値M 1+1 の上位k-1ビットからjビットまでの値以下であ ることを示している。C¹ [j] = 0 の時は、そのエン トリーiは、検索すべきエントリーでないことを示す。 C¹ [0] は、C¹ として比較回路に出力される。ま た、式(2) により、E¹ [j] = 1の時は、C 「[j] = 1の時で、かつ、タグ値T' と出力値M'+1 の上位 k-1ビットから j ビットまでの値が等しいこと を示している。従って、 E^1 [j] = 1の時は、必ずC[j] = 1である。式(3) は、 M^{i} [(k-1)・ ・・j] がエントリーiからエントリーNまでの最小の タグ値の上位 k-1 ビットから j ビットまでであること を示している。

【0082】図6に示す比較論理回路の機能は、図7に示す論理値表で定義される。図7において、5行目のC 1 [j+1] と E^1 [j+1] の値は、ありえない組み合わせである。図7を用いて、比較器が最小値を導き出すことを以下に証明する。まず、最初に、以下のように、初期設定をする。

$$C^{i}$$
 $[k] = E^{i}$ $[k] = D^{i}$
 M^{x} $[j] = T^{x}$ $[j]$ or $(-D^{x})$,
for $j = 0$, · · · , $k-1$

【0083】式 (1) 及び (2) は、全ての i 及び j = k について成り立つ。同様に、式 (3) も i = N 及び全ての j = 0, ・・・,k - 1 について成り立つ。次に、帰納法で話を進めよう。 $0 \le j < k$, $1 \le i < N$ の時のピット T^1 [j] を考えてみる。上記全ての値及び図6 50

24

の i, j以外の値について、仮定を満足したとする。すると、この仮定により、

C'
$$[j+1]=1$$

if and only if $D^{i}=1$
and T^{i} $[(k-1) \cdot \cdot \cdot (j+1)]$
 $\leq M^{i+1}$ $[(k-1) \cdot \cdot \cdot (j+1)]$ (4)
 E^{i} $[j+1]=1$
if and only if $D^{i}=1$
and T^{i} $[(k-1) \cdot \cdot \cdot (j+1)]$
 $=M^{i+1}$ $[(k-1) \cdot \cdot \cdot (j+1)]$ (5)
 M^{i} $[(k-1) \cdot \cdot \cdot (j+1)]$
 $=min \{2^{k}-1,$
 T^{k} $[(k-1) \cdot \cdot \cdot (j+1)]$
for $m=i, \cdot \cdot \cdot , N,$
such that $D^{k}=1$

となる。また、図7に示す比較器のロジックテーブルの 1行目~4行目の場合には、 C^1 [j+1] = 0 である から、 D^1 = 0 であるか、または、

20 T^{i} $[(k-1) \cdot \cdot \cdot \cdot (j+1)]$ $> M^{i+1}$ $[(k-1) \cdot \cdot \cdot \cdot (j+1)]$ であり、1行目~4行目の5列目に示すように、 M^{i} $[j] = M^{i+1}$ [j] となる。その結果、

 $T^{i} [(k-1) \cdot \cdot \cdot j]$ > $M^{i+1} [(k-1) \cdot \cdot \cdot j]$

以上のように、式(1), (2)及び(3)は、成立する。 5行目は、ありえない C^1 [j+1] と E^1 [j+1] の組み合わせを示している。 6行目~9行目の場合 30 には、 C^1 [j+1] = 1 であり、 E^1 [j+1] = 0 なので、 T^1 [$(k-1) \cdot \cdot \cdot \cdot (j+1)$] が最小値となり、

 T^{i} [(k-1) ・・・ (j+1) $< M^{i+1}$ [(k-1) ・・・ (j+1)] (7) 及び、6行目~9行目の5列目に示すように、 M^{i} [j] $= T^{i}$ [j]

となる。その結果、以下の式が成立する。

 $T^{i} [(k-1) \cdot \cdot \cdot j]$ $< M^{i+1} [(k-1) \cdot \cdot \cdot j]$

合わせである。図 7 を用いて、比較器が最小値を導き出 40 また、6 行目~9 行目の6 列目と 7 列目に示すように、すことを以下に証明する。まず、最初に、以下のよう に、初期設定をする。 C^i [i] と E^i [i] の値も対応してそれぞれ 1 及び 0 にセットされる。更に、式(7)と帰納法の仮定により、以下の式が成立する。

M' [(k-1)・・・(j+1)] =T' [(k-1)・・・(j+1)] その結果、m=i,・・・,N,D*=1に対して、以下の式が真となる。

 M^{i} [$(k-1) \cdot \cdot \cdot j$] $=T^i$ [(k-1)···j] $=min \{2^k-1, T^i [(k-1)$ $\cdot \cdot \cdot j$], M^{i+1} [(k-1) · · · j] } =min {2^k -1, T^a [(k-1) · • • j] (8)

10行目~13行目の場合には、Cⁱ[j+1]=1、 かつ、 E^{i} [j+1] = 1なので、 T^{i} [(k-1)・ 1) ・・・ (j+1)] と同じ値を示している。従っ て、

 $T^i [(k-1) \cdot \cdot \cdot (j+1)]$ $=M^{i+1} [(k-1) \cdot \cdot \cdot (j+1)]$

となる。それ故、10行目と13行目に示すように、T ' [j] = M'+1 [j] の時、

 $T^i [(k-1) \cdot \cdot \cdot j]$

 $=M^{i+1}$ [$(k-1) \cdot \cdot \cdot j$]

となり、11行目に示すように、T 「 [j] < Mⁱ⁺¹ [j] の時、

 $T^i [(k-1) \cdot \cdot \cdot j]$

 $\langle M^{i+1} \mid (k-1) \cdot \cdot \cdot j \rangle$

となり、12行目に示すように、T ¹ [j] > M¹⁺¹ [j]の時、

 $T^i [(k-1) \cdot \cdot \cdot j]$

 $=M^{i+1}$ [$(k-1) \cdot \cdot \cdot j$]

となる。これにより、式(1), (2)及び(3)が導 かれる。以上のように、式(1), (2)及び(3) は、キューに記憶されている全てのセルのタグに適合す

【0084】その結果、エントリー1のタグ値T'が最 小の時、

となる。以上のように、キューに対して高速なリニアサ ーチが行われ、最小値を持つタグが選択される。

【0085】この比較回路には、例えば、ワイヤ136 40 と138のように、2本のキャリーラインが必要であ る。もし、キャリーラインが1本しかない場合には、図 7に示した7行目と8行目、11行目と12行目のよう に、T' 「j] とM'+1 「j] が異なる場合と、6行目 と9行目、10行目と13行目のように、T¹[j]と Mⁱ⁺¹ [j] が同じ場合との差異を検出することができ ない。

【0086】この実施例のように、各キューエントリー の間に使用されるの単純比較器をVLSIで構成しリニ アサーチを行うには、1 ビットにつき、およそ 2 5 個の 50 も、入力された 2 つのタグの値が同一である場合には、

トランジスタが必要である。そのため、タグが16ビッ トで構成されている場合には、約400個のトランジス タが必要となる。M¹ [0] の値を出力するためには、 宛先ビットからの情報が必要である。この情報は、N個 全てのキューエントリーのkビットのタグの各ビットを 逐次、走査比較することによって得られる。この走査比 較は、配列の左上から右下に向けて順次実行される。1 つのキューエントリーに対する比較結果が出るまで待つ ことなく、次のキューエントリーの第1ビット目の走査 ・・(j+1)] は、今までの最小値 M^{l+1} [(k-10 比較を先に開始しても構わない。このように、各比較器 の走査比較を可能な限り早めに実行することにより、回 路内の最長パスの長さは、N+kビットとなる。

> 【0087】キュー検索部を0.8mのCMOSで構成 した場合、単純比較器は、およそ16ピットのタグ比較 を 5. 5 ナノセカンドで行う。このことから、キューに 16個 (N=16) のエントリーがあり、その j 番目の ビットを走査比較するには、ほぼ同じ時間がかかること が想定できる。例えば、16ビット(k=16)のタグ を有する128エントリー (N=128) を持つキュー 20 から最小値を持つエントリーを選択するには、以下の式 から概略49.5ナノセカンドかかることが計算でき

Nビットの走査比較時間+kビットの走査比較時間= $(128/16) \times 5.5 + 5.5 = 49.5$

【0088】上記49.5ナノセカンドは非常に速い が、この値は、キューエントリー数の増加により大きく なってしまう。例えば、キューエントリーが256個で あれば、128個の場合のほぼ倍の時間がかかる。

【0089】以上のような、キューをリニアサーチする 30 方法には、時間がかかるという課題が残っている。この 課題を解決するために、図8に示すような二分木の形式 を用いてもよい。この改良例においては、一組(2つ) のキューエントリーのタグの間に1つの比較器を備えて いる。この比較器からの出力は、次の上位レベルの比較 器の片側に入力される。あるレベルの2台の比較器に対 応して、必ずその上位レベルに1台の比較器が配置され ている。そのため、キューエントリーされているデータ 数N=2 の時、比較器の数はリニアサーチの場合と同 じく、2 - 1となる。図8においては、比較木(比較 に用いる木構造)は、3レベルの深さとなっている。

【0090】図8は、この実施例のキューエントリーが 8個ある場合の比較器の配置を示す図である。モジュー ル80は、二分木形式で2つの比較器から構成されるモ ジュールである。1つのキューエントリーからのタグレ ジスタ82と、隣接するキューエントリーからのタグレ ジスタ84が比較器86に接続される。比較器86にお いて、入力された2つのタグの値が比較され、より小さ い方のタグが選択される。選択されたタグに対応するキ ューエントリーの宛先ビットが1にセットされる。もし

比較器86はキューの先頭により近い方のタグを選択する。このような構成を取れば、キューに記憶されている全てのエントリーから最小の値を持つタグを選択するのに必要な時間は、キュー内に記憶されているエントリーの数のロガリズムに比例する。例えば、キューのエントリーが128個であった場合には、最小値を持つタグを選択するのに要する時間は、図4に示すリニアサーチ回路を用いた場合に要する時間の1/2以下となる。

例 1. エントリーの数 = 8 の時、 $1 \circ g_2 8 = 3$ とができる。木構造のそれぞれのレベルにおいて、比較例 2. エントリーの数 $= 1 \cdot 2 \cdot 8$ の時、 $1 \circ g_2 \cdot 1 \cdot 2 \cdot 8 = 10$ 器からの出力 $k \cdot l'$ ットは、図面では比較器の右側に示されている。次の上位レベルの比較器の一方に入力され

【0091】比較器86の出力及び隣接する比較器88の出力は、上位レベルの比較器90に入力される。比較器90の出力は、同様に、比較器92に入力される。以上のように、図8においては、比較器の配置が木構造をなしている。

【0092】各比較器からは、2つの出力ビットCがC (図中、バーCで示す)出力される。例えば、比較器 86から出力された出力ビット94は、論理積ゲート9 8に入力され、もう1つの出力ピット96は、もう1つ 20 の論理積ゲート100に入力され、最小値を持つタグの 選択に使用される。比較器からの出力ビットは、論理積 ゲート98と100で、それぞれ選択されたキューエン トリーの対応する宛先ビットとAND演算される。その 結果、論理積ゲートからの出力ビットが1である場合に は、以下の3点を示している。第1に、対応するキュー エントリーの宛先ビットに1の値が入っているというこ と。第2に、その比較器に入力された複数のタグからな るサブツリーの中で、最小のタグ値であるということ。 第3に、同一の最小タグ値を持つエントリーが2つ以上 30 あった場合に、そのエントリーがそれらの中で最も早く キューイングされていること、即ち、キューの先頭に近 いことを示している。このように、比較器と対応する論 理積ゲートを木構造で配置したことにより、該当する宛 先ビットに1がたっており、かつ、キューの中で最小の タグ値を持つ最もキューの先頭に近いキューエントリー を選択することができる。

【0093】比較器の動作についてより詳しく説明する。木構造の葉にあたる比較器は、kビットからなる2つのタグレジスタの値を入力し、一組のkビットからな 40る出力を生成する。出力されたkビットには、2つの入力の内、より小さい方の値が示されている。また、木構造の葉にあたる比較器の2つの出力ビットCとC´の内、出力ビットCに着目してみると、比較器への2つの入力の内、キューの先頭側からの入力値が、キューの最後尾側からの入力値よりもより小さい時、或いは、同一の値である時のみ、1がたつことになる。出力ビットCが1の時は、出力ビットC^{*}は0となる。出力ビットC が0の時、出力ビットC^{*}には1となる。

【0094】各タグのタグ値は、宛先ビットの値を逆転 50 ビット106及び108もまた入力される。

28

させた値でOR演算される。これは、処理対象となって いないタグレジスタが小さい値を持っている場合に、現 在処理中の宛先に関するタグレジスタの比較結果に、悪 影響を及ぼすことを防ぐことを目的としている。宛先ビ ットが0の場合は、逆転させた値が1となり、この1と タグレジスタの各ビットのOR演算すると、全ビットが 1となり、最大のタグ値を示すことになる。このように して、宛先ビットがのエントリーのタグ値を無視するこ とができる。木構造のそれぞれのレベルにおいて、比較 れている。次の上位レベルの比較器の一方に入力され る。比較器から出力されたC及びC´は、直前の下位レ ベルで選択された出力ピットとAND演算される。ここ でC´は、Cの値を逆転させた値を示す。その結果、検 索の結果を示す出力ビットが最上位レベルにおいて出力 される。最終的に1にセットされた出力ビットは、1つ だけになる。即ち、最小値のタグを持つキューエントリ ーに対応するビットであり、かつ、キューの先頭に最も 近いキューエントリーに対応するビットである。宛先ビ ットが1つも一致しない場合には、出力ビットが1つも セットされない。

【0095】 Nをキューエントリー総数とすると、この二分木からなる比較器の最長パスは、k*1og2 Nとなる。前述したリニアサーチ回路と同様の考え方を用いれば、16 ピットのタグを有する 128 個のキューエントリーから結果を選択するまでにかかる合計時間は、 $5.5 \times 1og2$ $128=5.5 \times 7=38.5 + 1$ セカンドとなる。この時間は、キューのデータ数が2倍になっても、僅か5.5 + 1 セカンド延長されるだけである。例えば、+ 1 を選択するまでにかかる合計時間は、+ 1 を記録

【0096】図8に示した回路においては、N*1og 2 N個の論理積ゲートが、最小値のタグを持った出力を 選択するのに必要であった。この数は、各比較器からの 出力C及びC´を次の下位層レベルにフィードバックす ることで、2*N個まで減少させることが可能である。 図9は、2つの層からなる変形例を示す図である。図9 において、使用されている符号で図8と同一符号のもの は相当部分である。今まで示してきた図の中では選択出 力が右向きであったのに対して、この図においては左向 きとなっている。この回路においては、図8に示した回 路よりもより多くの時間が必要となる。なぜならば、C 及びC´が選択出力に加えられなければならないからで ある。この余分にかかる時間は、1og2 N個の論理積 回路の時間である。そして、論理積ゲート98の出力 は、論理積ゲート102に接続され、論理積ゲート10 0の出力は、論理積ゲート104にそれぞれ接続され る。これらの論理積ゲートには、図に示すように、宛先

【0097】上で述べた二分木検索方法は、スピードが 速く、また、リニアサーチ方式と同じ数の比較器を使用 するものである。次に、より処理速度が速い変形例につ いて述べる。図10は、前述した2つの方式を組み合わ せた構成図である。図において、キューは、L個のエン トリーからなる複数のグループに分割されている。それ ぞれのグループには、図4に示した形式のリニアサーチ 回路120が備えられている。これらのグループは、並 列に検索される。その結果、グループ毎にグループの中 で最小値のタグを持つエントリーを選択する。各グルー 10 階層レベルの結果が形成される。形成された結果は、次 プからの出力124は、追加のリニアサーチ回路126 に接続され、そこで全体の最小値のタグを持つグループ が選択される。リニアサーチ回路126からの出力は、 ビットの集まりからなる。そのビットの集まりの中の1 ビットだけが、1の値を持っている。即ち、そのビット は、全体の中で最小のタグを持つグループに対応してい る。これらのビットの集まりは、次に論理積ゲート12 8の配列に接続される。この論理積ゲート128は、リ ニアサーチ回路120に対応している。リニアサーチ回 路120の各出力ビットは、リニアサーチ回路126の 20 出力ビットとAND演算される。その結果、最終的に最 小値のタグを持ち、かつ、処理対象の宛先ビットに1が たっているキューエントリーが選択される。

【0098】以下に、より詳細に説明する。この結合方 式においては、L個のエントリーからなるグループが並 列して比較され、並列してリニアサーチ方式で比較され る。そして、その結果が上位層のレベルで更に比較され る。従って、各グループ毎にそのグループ内の最小値の タグを持つkビットの値を生成する。更に、L本の出力 ラインを生成する。木構造の中の末端でないグループの 30 出力ラインは、折り返され、次の下位層レベルのグルー プの出力ラインとAND演算される。それ故、葉に当た るグループの出力ラインは、そのタグがそのグループ内 でも最小であり、更に全ての上位層レベルのグループ中 で最小である場合のみ1がセットされる。

【0099】各グループの最長パスの長さは、k+Lで ある。キューエントリー総数をNとすると、グループ数 は、N/Lとなり、log_L N個の階層数が存在する。 この場合、回路全体が最終結果を算出するまでの時間 は、{1階層が結果を算出する時間+出力時間}×階層 40 数となり、(k+L+1) $*log_L$ Nに比例する。例 えば、16ピット(k=16)の比較器が5.5ナノセ カンド必要とする場合、16個のエントリー (L=1 6)を持つ1つのグループは、およそkビットの走査比 較時間=5.5+5.5=2*5.5=11ナノセカン ドを検索に要することになる。162個=256個(N = 256, L=16, 16グループ) のエントリーのキ ューは、 $log_L N = log_{16} 256 = 2$ となり、この 数字(11ナノセカンド)の倍だけの時間を必要とす

30

の中で用いられる比較器の総数は、2º である。Lの値 に関わらず、比較器の総数は、およそ2"となる。

【0100】より早い処理スピードを達成するために、 必要であれば、木構造をパイプライン化することも可能 である。だが、その場合には、回路もより複雑化すると いう欠点も発生する。階層化された比較器の各階層レベ ルは、パイプラインにおけるステージに相当する。第1 サイクルで第1の出力リンクに対応する一組の宛先ビッ トが選択され、第1階層レベルの全ての比較器から第1 の第2階層レベルに出力される。そして、その次の第2 サイクルにおいて、第2の出力リンクに対応した新たな 一組の宛先ビットが第1階層レベルの比較器で選択され る。一方、第2階層レベルの比較器では、第2サイクル において、第1階層レベルの比較器からの出力、即ち、 直前のパイプラインステージからの出力が比較される。 1 o g L N個のサイクルが経過した後、第1の出力リン クに対応する選択出力ビットが結果として得られる。そ れ以降のサイクルにおいては、1サイクル毎に各出力リ ンクに対応する結果がその都度得られる。このようにし て、1ATMセル時間よりも、はるかに短い時間で各宛 先の選択出力が得られる。

【0101】スケジューリングアルゴリズムをインプリ メントするという観点から見ると、このキューイングシ ステムにより提供されるタグベースの検索方法は、大変 柔軟性に富むものである。そして、スタティックなスケ ジュール方法やダイナミックなスケジュール方法いずれ にも幅広く対応して実現可能なものである。以下に具体 的に述べる。

【0102】単純優先度アルゴリズム及びレートモノト ニックスケジューリングアルゴリズムにおいては、タグ 値はバーチャルチャネルにより静的に割り当てられる。 即ち、チャネルが設定されると、その優先度も決定され る。そして、そのチャネルに到着するセルは全て同一の タグ値を割り当てられる。より小さいタグは、優先度の より高い優先度に対応しているので、スケジュールの際 に優遇される。タグベースの検索は、21 レベルの優先 度、或いは、レートリゾリューションをサポートする。

【0103】ほとんどのATMスイッチは、いくつかの 種類の優先度スケジューリングをサポートしている。だ が、サポートされる優先度レベルの数は、非常に小さ い。具体的には、およそ2レベルか4レベル位である。 今日では、同一のネットワーク環境において、多種多様 なタスクを柔軟にスケジューリングするために、かなり 多くの優先度レベルをサポートすることが必要であるこ とが明らかになっている。特に、レートモノトニックア ルゴリズムは、反復性のリアルタイムタスクをそのタス クの反復の度数によって分類する。より高い度数を持つ タスクは、より高い優先度を割り当てられる。多数の種 る。これは、約22ナノセカンドである。また、木構造 50 類のタスクをサポートするために充分なリゾリューショ

ンを持つことが望まれていた。

【0104】バーチャルクロックアルゴリズム及びウェ イテッドフェアキューイングスケジューリングは、単純 なダイナミック・スケジューリング・アルゴリズムであ る。セルがATMスイッチに到着すると、到着時間とバ ーチャルチャネルの状態に基づいて、タグが計算され る。同一のバーチャルチャネルの各セルは、異なるタグ を付加される。セルがネットワークからどのようなサー ビスを受けるかも、タグを計算する場合に用いられるア ルゴリズム要素の1つである。

【0105】最早デッドラインファーストスケジューリ ングアルゴリズムは、全てのスケジューリングアルゴリ ズムの中で、最も一般的なものである。一連のリアルタ イムタスクがいかなる方法によりスケジュールされよう とも、それらのタスクは、最早デッドラインファースト アルゴリズムにより、スケジュールされることが可能で あるということが証明されている。バーチャルクロック アルゴリズムやウェイテッドフェアキューイングアルゴ リズムのように、最早デッドラインファーストアルゴリ である。このアルゴリズムによれば、タグ値は、各セル の到着時間及びバーチャルチャネルの状態に基づいて計 算される。その結果、タグは、デッドライン値を持つ。

【0106】最後に、ラウンド・ロビン・アルゴリズム は、ハードウェアで実現するよりも、ソフトウェアで実 現する方がより実現しやすいと考えられている典型的な アルゴリズムである。このアルゴリズムを、この発明の タグベースの検索で実現することが可能である。それ は、そのアルゴリズムを他のダイナミック・スケジュー リング・アルゴリズムと同様に取り扱うことにより可能 30 となる。そうすることによって、全てのバーチャルチャ ネルに対して、1つのグローバルカウンタRが保持され る。グローバルカウンタRの値は、処理されたラウンド を記憶する。また、各バーチャルチャネルャ毎に、その バーチャルチャネルの最新の受信セルのラウンド番号を 示す値 r 、 が保持される。新しいセルを受信すると、タ グは以下のように設定される。

 $t a g_{cell} = n e w_r$

 $= max \{R, old - r, \} + 1$

ーに挿入される。セルをディスパッチ(発送)する時間 になると、最小値のタグが選択される。ラウンド・ロビ ン・チャネルの選択されたセルのタグがグローバルカウ ンタRの値よりもより大きい場合、グローバルカウンタ Rの値は、タグの値で書き換えられ更新される。

【0108】全てのダイナミック・スケジューリング・ アルゴリズムにおいて、タグは任意の実時間時計により 増加する要素であり、時としてタグ値の計算結果がk-1 ビットを超えることがある。その場合、キューの全て

ば、タグレジスタの最上位ピット(k番目)が1とな る。それ以上のオーバフローを防ぐためには、単にこれ らのビットの全てをリセットしてゼロにし、処理を続け ればよい。これは、ロジカルクロック又はバーチャルク ロックの時間を21-1 ユニット毎に、21-1 の値だけ進 めることに等しい。より詳しく述べると、キューに残っ ている全てのエントリーのタグ値が2*-1を超え、新し いタグの値もまた21-1 よりも大きい時、全てのキュー エントリーのタグレジスタの最上位ビットをリセットす 10 ることは、キューエントリーの順番を替えずに、キュー にその時点で存在するタグ値及び以降キューに入ってく るタグ値を21-1 減少させる効果がある。

【0109】実際のネットワークにおいては、トラヒッ クが何らかのパラメータにより保証された配信を要求し た場合には、リアルタイムスケジューリングアルゴリズ ムを使い、保証された配信を要求しないトラヒックにつ いては、他の公平、かつ、最適と思われるスケジューリ ングアルゴリズムを使うことが必要である。これは、タ グの最上位ビットを使うことで、サポート可能である。 ズムもダイナミック・スケジューリング・アルゴリズム 20 例えば、あるスイッチのバーチャルチャネルがC個のク ラスに分割されているとする。また、各クラスは隣のク ラスの優先度よりも、より高い優先度であるとする。こ の時、クラスはタグの上位1og2 Cビットにエンコー ドされる。最も優先度の高いクラスは、最小の値を持 つ。その結果、この発明のタグベース検索システムは、 常に最も高い優先度のクラスから、最小値のタグを持つ キューエントリーを選択する。

【0110】以上のように、この発明のディジタル通信 ネットワーク用スイッチは、汎用のキューイングシステ ムを利用する。このシステムは、該当するエントリーで 最小のタグを持つエントリーをキューから検索するとい う考えに基づいている。このようなシステムでは、リア ルタイムの保証を要求するアプリケーションや、オーデ ィオデータ、ビデオデータのような連続性のあるメディ アや、迅速な応答を要求するアプリケーションをサポー トする幅広いクラスのスケジューリングアルゴリズムを 実現することが可能である。更に、1つのスイッチで同 時に多数のスケジューリングアルゴリズムを実現でき る。それにより、様々な基準に従って、様々なクラスの 【0107】次に、セルは、このタグを付加されてキュ40 トラヒックをサポートできる。この発明は、プログラム により実現してもよい。つまり、各入出力ポートに処理 速度の速いプログラム可能なマイクロプロセッサをそれ ぞれ備え、このマイクロプロセッサ上で実行されるソフ トウェアで、ATMセルに割り当てられたタグの計算方 法を実現してもよい。このシステムは、ATMネットワ ークで種々のリサーチ及びプロトタイプ環境を柔軟に実 現する新しいレベルを築き上げる。また、システムをイ ンプリメントする開発者をネットワークサービスに関す る負荷から解放し、システムをインプリメントする開発 のエントリーのタグ値は、kが充分な桁数を持っていれ 50 者をアプリケーションの仕様実現に集中させることがで

きるというメリットも得られる。

【0111】以上のように、この実施例においては、F IFOアルゴリズム及びシンプルな優先度付け方式を含 む幅広いクラスのセル・スケジューリング・アルゴリズ ムを実現するために、タグベースの検索を行うATMネ ットワークについて説明した。このスイッチングシステ ムにおいては、各セルはネットワークスイッチに到着す ると、バイナリーの数値を持つタグを付加される。各セ ルのタグは、そのセルが伝送されるバーチャルチャネ ル、そのバーチャルチャネルのトラヒックのクラスのス 10 ケジューリングアルゴリズム、そのセル自身の特性等に 関連する情報を持っている。そして、セル、タグ及び宛 先情報が、伝送待ちのセルキューの末尾に入力される。 この実施例においては、キューは、VLSI回路で構成 されている。

【0112】スイッチが、特定の宛先にセルを伝送しよ うとする時、キューに記憶されているすべてのセルを対 象に並列に検索が行われ、その宛先に一致する最小の夕 グ値を持つセルが選択される。選択されたセルは、キュ ーから消去される。伝送され、キューの中に同一のタグ 20 を持つ複数のセルが存在する場合には、もっとも早くキ ューに到着したセルが選択される。キュー検索部は、最 小のタグだけでなくセルが伝送される出力ポートも識別 する。以上のように、スイッチキューに記憶された各セ ルには、バイナリーの数値を持つタグが付加される。そ れにより、キューは、ある特定の宛先を持つセルの中 で、最小値のタグを持つセルを速やかに検索することが 可能になる。この構成を取れば、様々な特徴を持つネッ トワークのトラヒックをサポートするほとんど全ての公 表されているスケジューリングアルゴリズムを実現でき 30 る。また、シビアなリアルタイムの要求にも応えられ、 連続性のあるメディアの伝送も可能で、迅速なレスポン スも実現できる。更に、この構成を取れば、独自のスケ ジューリング方式とアルゴリズムを持つ複数のトラヒッ クのクラスを、1つのネットワーク内でサポートでき る。

[0113]

【発明の効果】以上のように、この発明によれば、柔軟 性に富んだスケジューリングを行うことができる。ま た、いろいろな種類のスケジューリングアルゴリズムを 40 採用することができる。

【0114】また、この発明によれば、宛先ピットのベ クトルは、除去された形でセルが出力されるので、スイ ッチングシステム内部で用いた宛先ビットのペクトルが 外部に出力されることはなく、スイッチングシステムの インタフェースは、従来のスイッチングシステムと同様 であり、従来のシステムと互換性のあるシステムを提供 することができる。

【0115】また、この発明によれば、各種スケジュー リングアルゴリズムを採用することができ、ユーザの要 50 用いてサーチするので、高速サーチを行うことができ

34

求に応じた、或いは、各システムの要求に応じたスケジ ューリングを行うことができる。

【0116】また、この発明によれば、タグという情報 を用いることにより優先度を持った処理を行うことがで

【0117】また、この発明によれば、レジスタの内部 に宛先ビットとタグを保持しているので、レジスタを参 照することにより、スケジューリングを行うことができ

【0118】また、この発明によれば、サーチ手段がリ ニアにタグをサーチしていくので、単純な方法により出 力すべきセルを検出することができる。

【0119】また、この発明によれば、サーチ手段が階 層的木構造を用いてタグをサーチするので、髙速にセル を検出することができる。

【0120】また、この発明によれば、スケジュール手 段がタグ手段と共通のキューとサーチ手段を備えること により、優先度付けを行ったスイッチング処理を行うこ とができる。

【0121】また、この発明によれば、リニアサーチ手 段を備えているので、タグを順番に比べることにより、 優先度の高いセルを検出することができる。

【0122】また、この発明によれば、ロガリズミック サーチ手段を備えているので、優先度の高いセルを高速 に検索することができる。

【0123】また、この発明によれば、リニアサーチと ロガリズミックサーチを任意に結合することができるの で、柔軟な検索を行える。

【0124】また、この発明によれば、タグレジスタと 比較器を備えているので、タグの値を比較器により順番 に比較することにより、優先度の高いセルを出力するこ とができる。

【0125】また、この発明によれば、比較器の出力の 中に最小のタグ値を示す特定ビットを設けているので、 この特定ビットを利用することにより、最小値を持つタ グを検出することができる。

【0126】また、この発明によれば、比較器は、各夕 グに対して追加の入力ビットを備えているので、この追 加の入力ビットにより、比較対象となるタグであるかど うかを判定することができる。

【0127】また、この発明によれば、追加の入力ビッ トを備えているので、この追加の入力ビットに宛先ビッ トの情報を与えることにより、対応するタグが比較対象 となるタグであるかどうかを判定することができる。

【0128】また、この発明によれば、最小のタグ値を 持つセルが2以上存在する場合でも、先着したセルを先 に出力する。従って、同一の優先度を持つセルが存在す る場合には、セルの逆転現象は生じない。

【0129】また、この発明によれば、階層的木構造を

(19)

36

特開平8-56230

る。

【0130】また、この発明によれば、比較器からの比較ピットと宛先ピットをANDゲートによりチェックしているので、最終的にただ1つのANDゲートが有意な出力を有するように構成できる。このように、比較ピットとANDゲートの採用により、簡単な回路により、優先度を持ったスケジューリングを行える。

【0131】また、この発明によれば、ANDゲートにより宛先ビットの検査と最小のタグ値があるかどうかの検査が行われるので、最終的に宛先ビットがオンであ 10 り、最小のタグ値を持つセルを検出することができる。

【0132】また、この発明によれば、2以上のセルが 最小のタグ値を有する場合に、先着のセルを選択するの で、同じ優先度を持つセルの逆転が生じない。

【0133】また、この発明によれば、階層的木構造を持ったサーチを行う場合に、キューの末尾よりもキューの先頭方向にあるものを優先して出力するので、先入れ、先出し方式を保ちながら、優先度を持ったスケジューリングを行うことができる。

【0134】また、この発明によれば、ANDゲートの 20 10 ATMスイッチ、14 入力リンク、16 入力数を減少させた回路を用いてスケジューリング処理を行 処理部、18 キュー検索部、20 セルバッファメモうことができる。 リ、22 制御部、24 出力処理部、35アドレスフ

【図面の簡単な説明】

【図1】 この発明のATMスイッチの論理的構造を示すプロック図である。

【図2】 従来例のキュー検索システムを示すプロック 図である。 【図3】 図2に示す従来例の遅延優先度フィルタを備えた宛先ビットと検索回路の詳細図である。

【図4】 この発明の実施例の計算されたタグ値を選択 するリニアサーチ手段に4個のキューエントリーを描い た概要図である。

【図5】 この発明のリニアサーチ手段の詳細図である。

【図6】 この発明のリニアサーチ手段の一要素のプロック図である。

0 【図7】 この発明の実施例の比較器の論理値の定義図である。

【図8】 この発明の実施例のロガリズミックサーチ手 段に8個のキューエントリーを描いた概要図である。


【図9】 この発明の実施例のロガリズミックサーチ手段の概要図である。

【図10】 この発明の実施例のリニアサーチ手段とロガリズミックサーチ手段を結合させたプロック図である。


【符号の説明】

10 ATMスイッチ、14 入力リンク、16 入力 処理部、18 キュー検索部、20 セルバッファメモ リ、22 制御部、24 出力処理部、35アドレスフィールド、37 優先度ビット、41 宛先フィール ド、42 宛先ビット、50a 比較回路、56 出力 ピット、72,82,84 タグレジスタ、74,8 6,88,90,92 比較器。

【図1】




【図6】



(20)







【図7】


	C ⁱ [j+1]	E ⁱ [j+1]	T ⁱ [j]	м ⁱ⁺¹ [j]	M ⁱ [j]	C ⁱ [j]	E ⁱ [j]
1	0	0	0	0	0	0	0
2	0	0	0	1	1	0	0
3	0	0	1	0	0	0	0
4	0	0	1	1	1	0	0
5	0	1	Х	X	Х	X	X
6	1	0	0	0	0	1	0
7	1	0	0	1	0	1	0
8	1	0	1	0	1	1	0
9	1	0	1	1	1	1	0
10	1	1	0	0	0	1	1
11	1	1	0	1	0	1	0
12	1	1	1	0	0	0	0
13	1	11	1	1	1	1	1

【図3】




【図4】






[図9]



【図10】



フロントページの続き

(51) Int. Cl. 6

識別記号 庁内整理番号

FΙ

技術表示箇所

H 0 4 Q 3/52 101 Z 9566-5G

9466-5K

H 0 4 L 11/20 1 0 2 Z